типа SuperIO и BIOS. Шина работает на 33 МГц, но одно обращение занимает много тактов (старт, команда, 1-8 тетрад адреса, 2 TAR, 1 синхронизация, 2-8 данных, еще 2 TAR) - т.е. минимум 13 тактов. Вот уже 0.4 мкс только на обмен по шине. Еще надо прибавить время на обращение к самому мосту и готовность собственно периферийного устройства. В итоге получим времянку, не слишком отличающуюся от ISA, особенно в случае чтения. На этом фоне 80 циклов на пересылку байта у ARM9 покажутся недостижимой мечтой. :)
Примечания: 1. Что такое TAR - не знаю. 2. Времянку брал из первого попавшегося документа - даташита на ICH5.