Возьмём асинхронную SRAM, заполним байты данных инверсиями их адресов, установим режим чтения и подключим выходы данных к адресным входам. Задержка такого "инвертора" будет больше, чем простого логического элемента, поэтому он "медленный". Но мне кажется, он скорее будет генерить, чем выйдет в линейный режим.