Скорее как С и паскаль. Причем даже хуже - VHDL это язык из ада :) В смысле произошедший от ады. Верилог прост, удобен и ближе к железу. VHDL типизован до безумия, много лишней писанины для написания того же. Конечно что юзать решать автору, но 95% всего для заказных ИМС делается с использованием верилога.