я снова повторяюсь, но хотелось бы вынести на обсуждение следующее:
есть параллельная шина данных (32 бит, чтоб мало не показалось :)), к которой подключены разные памяти FLASH-SRAM-SDRAM, всякая периферия типа ethernet MAC и т.п.
все это управляется чип селектами (SDRAM убираем) -
при включении питания, управляющий микропроцессор формирует на этих чипселектах неопределенный уровень (высокий импеданс), что допускает активацию выходов данных (и OE тоже Hi-Z) и конфликты приводят к повышенному потреблению тока (и возможно автошатдауну DC-DC) - то есть возможность поиметь нестабильную работу схемы