Текст заголовка сообщения полностью: Как в Верилоге сделать аналог "Generate Pins for Symbol ports" (как в схематике)?
Видимо аналогично, если просто вставить BUSMUX, компилятор ругнется "в схеме нет логики". Если потом сгенерировать пины (и даже не привязывать их к ногам ПЛИС), фсе будет ОК.