Дык считаем: 8 16-битных счетчиков = 128 триггеров, связей минимум, влезет в 100-ногие CPLD Altera EPM3256/240/570, Xilinx XC2C256. Вся разработка для начала - нарисовать схему в штатном схемном редакторе CPLDшного софта, расставить ноги корпуса, скомпилировать и залить по JTAG. С полного нуля - дня вполне хватит