[an error occurred while processing this directive]
|
А вообще-то концепция RISC подразумевала :
- фиксированную длину команды (1 слово),
- фиксированное время выполнения команды (1 цикл),
- ортогональность набора команд (любую инструкцию можно выполнить единообразно для любого операнда, поля код_операции, тип_адресации и адрес_операнда можно считать независимыми).
А отсутствие арифметики, напрямую адресующей память - только следствие из них.
Предполагалось, что за счет лучшей конвееризуемости и утонченного интеллекта компиляторов RISC-процессоры будут быстрее, чем CISC. Ну, Интел им уже все обьяснил. ;-)
А будущее и в самом деле за новыми решениями. Very Large Instruction Word - одно из них (реверанс в сторону TMS320c6xxx). Есть и другие, но они еще не дошли до железа.
Сергей
E-mail: info@telesys.ru