Вот - это мне инадо!!! Verilog меня после Abel окончательно убил (я си программист в душе) :) Можно помочь - мне нужен простой 8 - битный мастер (+)
Отправлено
Make_Pic 12 сентября 2009, г. 15:08
В ответ на:
Именно мастер и есть. Для общения с spi-флешками итп. отправлено пользователем
druzhin 12 сентября 2009, г. 14:55
Передача и прием 8 бит со скоростью 6 мбит и 300кбит. SPI порт подключается к шине процессора MC68332 ~CS, ~WR/RD, D[7:0] и имеет для записи два регистра - регистр передаваемых данных и регистр предделителя для установки скорости передачи. На чтение принятые данные и регистр с одним битом статуса busy.
На Verilog как я сказал у меня не получилось - синтезируется все что угодно, только не то что я хочу :( Использую Synplify с ispLever 5.1 для Lattice CPLD. Успех на Verilog мой максимальный - смог сделать счетчик многоразрядный и помигать светодиодом :) На Abel успехи лучше - SPI master работате на передачу, но сбоит на прием. Как сказал Леонид Иванович проблема в синхронизации внешнего клока с внутренним - я думаю он прав!
Не могли бы вы разрешить взглянуть в ваш Verilog исходник. Как кстати здесь теги для кода?
