2Леонид Иванович:В последнем примере Вы используете DFFE триггер в качестве делителя на 2 и разрешения импульсов на выход CE DFFE(!SpiClk, Clk, , , DivOut) Не понятно как делится частота с DevOut используя CE вход триггера.? И SpiDiv[].clrn "clrn" - это асинхронный инверсный ресет?