Рисунок не однозначный, его можно трактовать по-разному, а именно: (+)
Отправлено
Assm (,195.190.124.34) 01 апреля 2010, г. 17:01
В ответ на: Ответ: отправлено
Токовый клещ 01 апреля 2010, г. 16:36
В-нт 1: Действительно PLL и такт ядра - утроенный В-нт-2: Диаграмма условно показывает выполнение данных операций на максимальной тактовой частоте, и следующая операция выполняется по факту выполнения предыдущей (ну, примерно, как переносится бит в сдвиговом регистре). При меньшей частоте все эти три действия: Register Operands Fetch, ALU Operation Execute, Result Write Backбудут исполнены в окрестности фронта тактового сигнала (почти сразу за ним).
Вот такой может быть расклад. Как на самом деле - знают только разработчики.