В ТУ (или что там у них ;О) стоят временные диаграммы работы. Ваш ФПГА тоже чувствителен к гулянию фронтов. Поэтому плата проектируется с учётом этих нюансов. С поставщиком не поспоришь - у него все ходы записаны. Выход один - подбирать импеданс линии, её длину, либо проектировать ФПГА под текущую топологию - задержки в чипе.
(«Телесистемы»: Конференция «Микроконтроллеры и их применение»)