|
|
его коррелировать с образцовыми инверсными периодами несущей, выбрав тактовую коррелятора например раз в 30-60 выше символьной скорости. А символьную синхронизацию осуществлять по перепадам, с определенной зоной нечувствителности. Перед тем, как подать этот сигнал в коррелятор/символьный синхронизатор, его можно нелинейно подфильтровать - например пропустив через сдвиговый регистр с четным количеством бит, затем посчитав число бит, установленных в 1 (на каждом такте системы), и считать выходной сигнал нулем, если в регистре большинство нулей, единицей, если большинство единиц, и сохранять предыдущее значение, если "ни то, ни сё". Это в основном для защиты символьного синхронизатора от ложных срабатываний от "дребезга". Такая схема очень хорошо ложится на FPGA, и дает больщую помехоустойчивость по сравнению с классическими декодерами. Да, забыл сказать - решение о принятом бите принимается на основании сравнения накопленных в корреляторах значений за символьный интервал друг с другом. Бит переносится в выходной регистр, а корреляторы переинициализируются.
E-mail: 
info@telesys.ru
