|
|
Из 4-х эндпоинтов используется только один. при этом выводы адреса ФИФО не разведены на FPGA, а на них намертво повешен адрес 00. Поэтому использовать другие эндпоинты я не могу. Этот железный баг кочует из версии в версию. Мои просьбы развести эти пины в следующей версии остаются без внимания. Вот такая засада. Теперь сижу и трахаюсь, потому что мои коллеги корейской национальности сами решить эту проблему не могут (а если честно, то они могут только создавать эти проблемы).
E-mail: 
info@telesys.ru
