[an error occurred while processing this directive]
Конструкция VHDL xx <=xx after xx ns в MAX+PLUS и Quartus???
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
|
Отправлено
Pjetr 12 декабря 2002 г. 14:13
|
|
|
|
При попытке применения подобной конструкции в описании проекта MAX+PLUS и Quartus компилируют проект без возражений, но при моделировании задержки игнорируют?
Как эту проблему решить??
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru