Да это то понятно. Я только использую другую запись, когда указываю значения параметров сразу в объявлении, например MODULE #(3,5) INSTANCE_MODULE(...), где (3,5) - значения двух параметров (в порядке объявления в модуле). А вот как именно отделить разрядность бит/шина? Делать кучу модулей как-то не красиво. («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] Да это то понятно. Я только использую другую запись, когда указываю значения параметров сразу в объявлении, например MODULE #(3,5) INSTANCE_MODULE(...), где (3,5) - значения двух параметров (в порядке объявления в модуле). А вот как именно отделить разрядность бит/шина? Делать кучу модулей как-то не красиво.

(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено Озадаченный 16 декабря 2002 г. 18:58
В ответ на: Я использую такой набор... отправлено Pashka 16 декабря 2002 г. 16:16

Составить ответ ||| Конференция ||| Архив

Ответы

Если я правильно понял, то пиши параметр 1, вот и будет бит, 2 уже шина... Или может я все-таки чего-то не понял? — Oleg_Z (17.12.2002 18:10, пустое)
- Чего непонятно? Есть параметр, задающий битность регистра. Далее этот регистр идет как часть регистра сдвига. Если он однобитный, то в нем самом сдвигать нечего, просто его выход суем в другой регистр. А если двубитный или шире, то двигаем и в нем тоже. Ну и как тогда условно компилить? Ведь описание на верилоге будет разным. Пока я что-то не нашел как это сделать, только если разные файлы (модули) делать. Но это криво. — Озадаченный (18.12.2002 21:08, пустое)
  - Это как раз мне и неинтересно. А вот параметр n=1 для [n-1:0] и будет означать [0:0], что и есть один бит. Это вам надо? — Oleg_Z (19.12.2002 18:15, пустое)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru

Ответы

Отправка ответа