[an error occurred while processing this directive]
Просто надо запомнить,...
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

миниатюрный аудио-видеорекордер mAVR

Отправлено Pashka 17 декабря 2002 г. 12:42
В ответ на: Спасибо за подробный ответ. Если можно, еще один чайниковый вопрос.. отправлено SKov 17 декабря 2002 г. 01:10

... что c wire можно делать только assign. А все, что меняется в блоках always, forever, initail - это reg. Здесь, IMHO, явный минус verilog'a по сравнению с VHDL где есть только signal и где и как его менять и имеет значения.

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru