[an error occurred while processing this directive]
|
При симуляции MAX+PLUS пишет, что есть генерация в каких-то узлах.
Картинки сигналов при этом какие надо.
Насколько это серьезно, надо ли беспокоитmся , чтобы этого не было и какие есть приемы программирования, которые предотвращают эти неприятности? (Verilog)
Спасибо.
SK
E-mail: info@telesys.ru