[an error occurred while processing this directive]
|
в Альтеровских тулзах ув SM разбирается гораздо лучше
а с АЗИКами обычно проект разбивают на две части (в разных файлах)
1 - синтезируюмую
2 - тестбенч с initialами, всякими $display и т.п
и потом один и тот-же тестбенч используется с разными шагами моделирования: поведенческое, синтезированое, размещенное (так как интерфейс модуля сохраняется)
он же генерит|проверяет тестовые вектора, по которым проверяется, что результаты моделирования (а потом и спеченного чипа) совпадают
по моему - это проще и "правильнее"
=============
по теме
моделирование - запуск чего-то типа многозадачки (особенно хорошо видно на SystemC), которой чем более абстрактное от железа описание - проще работать
синтез - подбор базовых ячеек (И, ИЛИ, триггер и т.п, которые выполнят описанную функцию)
ну и уровень моделирования бывает разный - разработчики библиотек для АЗИКов моделируют спайсом
E-mail: info@telesys.ru