[an error occurred while processing this directive]
|
1. Попробуйте формировать данные по другому фронту клока (если клок и данные идут в одну сторону от FPGA в проц).
2. Если есть что-либо типа фрейм-синка и он формируется на логике, его надо пропустить через триггер, а синтезатору и разводчику указать чтобы поместил его в IO. Также хорошо и триггер формирователя данных поместить в IO.
3. Моделируйте с SDF файлом после трассировки, увидите какие задерки и что надо двигать. Используйте потом констрейнтсы.
E-mail: info@telesys.ru