[an error occurred while processing this directive]
|
В моем случае сигналы синхронизации идут от FPGA в проц., а данные по этим сигналам идут в обратную сторону - от проц. к FPGA. Моя проблема заключается в том, что из-зи задержек синх.сигналов непонятно по какому сигналу считывать данные от проц.
E-mail: info@telesys.ru