Отправлено 3.14 25 января 2003 г. 18:49

Вопрос №1

Signal DATA : std_logic;

Process
Begin
Wait until CLC=’1’;
DATA <= ‘1’;
Wait until CLC=’1’;
DATA <= ‘0’;
End process;

Желание: хочу в одной итерации процесса несколько раз изменить состояние сигнала, знаю что вышеприведенная запись неверна (написана для наглядности).
Можно реализовать мое желание не прибегая к созданию дополнительных внешних сигналов?

Вопрос №2
В хелпе WebPack 5.1 есть такой пример:

LABEL1: -- optional label
process ()
-- declarations
begin
--wait on CLK, RESET; --первое устовие
--wait until CLK'event and CLK='1'; --второе условие
end process;

У меня даже этот пример не хочет синтезироваться с первым условием (пишет: Bad condition in wait statement, or only one clock per process.), в чем может быть дело?
Заранее благодарен. 3.14.

• Оператор wait относится к несинтезируемому множеству. Только моделирование. — Pashka   (27.01.2003 10:47, пустое)
  • В этом с Вами трудно согласиться ... — Кн   (27.01.2003 11:16, 219 байт)
• Ответ: — Кн   (27.01.2003 10:40, 463 байт)