Отправлено PaulF 16 марта 2003 г. 16:56

Требуется: получить VHDL описание проекта со всеми задержками для моделирования. В MaxPlus+II было просто - в опциях компилятора ставился флажок на VHDL netlist writer, и получалось, что надо. В этом файле содержалась вся необходимая информация для моделирования. А от Quartus я добился только структурного VHDL с использованием Альтеровских библиотек. Как получить в Quartus VHDL с задержками?

• Там еще один файлик формируется SDO(или SDF) расширение, в нем все задержки и сидят, только вот Quartus иногда его криво создает, так что при моделировании полная фигння получается, а если в томже Quartus этот проект промоделить все прекрасно работает (с MaxPlus таких проблем не наблюдал) :о(((( — cdg   (17.03.2003 08:49, пустое)