Выходные файлы Synplify не шют, они используются для PAR. Посмотри в Synplify Pro User Guide, October 2002 пункт The Generic FPGA Design Flow. («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] Выходные файлы Synplify не шют, они используются для PAR. Посмотри в Synplify Pro User Guide, October 2002 пункт The Generic FPGA Design Flow.

(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))