|
|
|
|
бывают поведенческие модели (например моделирующие внешние воздействия на схему), в которых разработчик задает задержки
#1 - это наносекунда (если не использовалось `timescale)
в синтезированных проектах задержки расставляют все кому не лень (синтез, фиттер, роутер, пост-роут оптимизатор ...) - и они могут размещатся в отдельном файле, а исходник иметь фиктивные задержки #1 (сильно сомневаюсь, что это Ваш случай)
опытные разработчики (предположим что они советуют на opencores) могут использовать задержки (больше/меньше), так как представляют какая задержка получится после синтеза и могут добится более точного соответствия
есть даже специальный случай #0 - читайте доку
E-mail: 
info@telesys.ru
