[an error occurred while processing this directive]
"wait" работает 100%. Эх кижонку каку нибудь по моделированию на Verilog поиметь бы.... У буржуев много, но как заказать непонятно, может есть что либо, скиньте на мыло, буду благодарен.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))