[an error occurred while processing this directive]
|
"Просто" программист вряд ли сделает хорошую схему.
Если человек хорошо разбирается в схемотехнике, ему все равно на чем писать, если нет - хорошего ничего не выйдет независимо от языка.
По сравнению с Verilog есть и "+" и "-". Например, port mapping мне больше нравится в VHDL, а побитовый XOR - в Verilog. VHDL более требователен к сигналам и их подключению, поэтому меньше получается описок и простых ошибок.
E-mail: info@telesys.ru