Отправлено andrew_b 26 мая 2003 г. 16:55 В ответ на: еще вопрос по VHDL отправлено yes 26 мая 2003 г. 16:43

• а какой тип получается x(1)(5 downto 2)? неполучается подобрать функцию To_StdLogicVector — yes   (26.05.2003 17:22, пустое)
  • и вообще как-нибудь узнать тип возвращаемых операцией данных можно? — yes   (26.05.2003 17:23, пустое)
    • source file Active-HDL. лежат в папке /vlib/ieee/src/*.vhd содержат шаблоны функций. — Elresearch   (26.05.2003 17:46, пустое)
      • у меня уже даже описание IEEE 1164 есть :), переформулируя вопрос - как узнать какую функцию "прооверлоадит" компилятор? — yes   (26.05.2003 17:59, пустое)
        • Т.е. из какой библиотеки? — Elresearch   (26.05.2003 19:12, пустое)
          • ну например возьмем std_logic_1164 — yes   (26.05.2003 19:42, 945 байт)
            • Я никогда не использовал bit_vector и std_ulogic_vector, поэтому с такими трудностями никогда не сталкивался :). (+) — andrew_b   (27.05.2003 09:14, 479 байт)
              • это не то "равно" :) присвоение это := или <= — yes   (27.05.2003 09:27, 273 байт)
                • сдвиги для std_logic_vector переопределены в библиотеке TD_LOGIC_SIGNED (signed.vhd) как STD_LOGIC_VECTOR(SHL(SIGNED(ARG),UNSIGNED(COUNT))); — Elresearch   (27.05.2003 12:31, пустое)
    • Дык std_logic_vector и получается. О какой операции идет речь? — andrew_b   (26.05.2003 17:46, пустое)
      • произвольная операция с разными типами данных (надеюсь что мне не придется это делать) — yes   (26.05.2003 18:05, 248 байт)
        • VHDL - язык со строгой типизацией данных. Поэтому здесь не удастся присвоить абы что абы чему, надо следить за типами. Для перегруженных функций компилятор выберет нужную в зависимости от типов входных данных и результата. — andrew_b   (27.05.2003 09:09, пустое)
          • это ясно. была ошибка - синтез сообщал о несоответствии типа, и для To_StdLogic не мог найти прототипа — yes   (27.05.2003 09:19, 321 байт)