[an error occurred while processing this directive]
|
По поводу изврата, все очень просто: необходимо состыковать работу Моторолы(работает в big endian)с нормальной логикой работающей в litle endian.
По поводу стандарта, просьба по конкретней. Если выполнять компиляцию (и генерацию постфитинг модели) через FPGA Advantage то модель получается правильня:
entity top is
port (
arstn : in STD_LOGIC := 'X';
clk : in STD_LOGIC := 'X';
wr : in STD_LOGIC := 'X';
data : in STD_LOGIC_VECTOR ( 0 to 15 );
q : out STD_LOGIC_VECTOR ( 15 downto 0 )
);
end top;
А вот ISE фигней страдает.
E-mail: info@telesys.ru