[an error occurred while processing this directive]
вопрос по структуре проекта на ПЛИС разъясните
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

миниатюрный аудио-видеорекордер mAVR

Отправлено yes 16 июня 2003 г. 11:41

я наблюдаю, что проекты на ПЛИС (наблюдаю я Xilinx ISE) не принято разбивать на подмодули, то есть проект всегда рероутится весь, даже если какие-либо куски не пересинтизируются или берутся от Synplify (вставляются в проект в EDIF)

проекты уже большие, и как-то это не хорошо, времена плывут, требуется переписывать временные ограничения при изменении структуры и т.п.
вопрос - это действительно так или я просто не разобрался с тулзами?

просто в тулзах для АЗИКов очень много внимания (и места в доках) уделяется именно разбиению на куски и синтезу этих кусков
например do_derive_context (или приблизительно так - если у SM дока по DC под рукой, может скажет как правильно), любят еще называть эту методу top-bottom-up-down

если такие методы применимы для ПЛИС, где про это посмотреть?

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru