[an error occurred while processing this directive]
Можно и верилоге (+)
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

миниатюрный аудио-видеорекордер mAVR

Отправлено SM 18 июня 2003 г. 12:49
В ответ на: я думаю что так явно LCELL, можно в низкоуровневых языках писать, наверно в Verilog|VHDL как то по другому отправлено yes 18 июня 2003 г. 10:57

Любой элемент, присутствующий в библиотеке синтеза, можно поставить как "черный ящик". Например:

lcell lc0 (.in(in_wire), .out(delayed_wire));

Но беда в том, что он может по-разному называться в либах для разных синтезаторов.

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru