[an error occurred while processing this directive]
Я этого не замечал - для азика расставлял в исходнике высокого уровня элементы задержки, выходные-входные ячейки, кое-какую логику, никаких аттрибутов не ставил. После синтеза все на месте.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))