[an error occurred while processing this directive]
Дааа, очччень не хотелось бы чтоб поведение отличалось. Вот за все годы не замечал чтоб результаты синтеза отличались от того что написал. Хотя "формальная верификация" как раз и продвигается за счёт "неоднозначного синтеза" Ну, может быть...
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))