[an error occurred while processing this directive]
|
Особенно сильно это чувствуешь, возвращаясь к VHDL после AHDL-я:
все эти кучи типов, хрен пойми чем отличающихся друг от друга, процессы, жутко неудобные описания и подключение компонентов, сигналы...
Вообще, у меня постепенно растет чувство, что самый удобный синтаксис для описания и моделирования схем - это C++ с добавленым оператором
параллельности <=
А вообще, для описания и моделирования должны быть разные языки. А то получиться тоже самое, что и VHDL.
E-mail: info@telesys.ru