[an error occurred while processing this directive]
|
Убедившись с помощью modelsim что текст на VHDL нормально работает пропускаю его через Leonardo. Загружаю в Max-Plus полученный edf, откуда получаю vho и sdf файлы (попутно проверяю в Max-Plus'у по старинке что все работает как задумано). После этого есть желание посмотреть как все это работает с задержками в Modelsime на том же testbench'е, на котором проверялся исходник.
Внимание вопрос!
Если я правильно понимаю моделировать надо уже vho (а не исходный vhd)вместе с sdf? Однако modelsim ругается на них обоих из-за библиотеки которая там упоминается: alt_vtl ? Я плохо искал баблиотеку или вообще неправильно понимаю суть дела? Если не сложно просветите пожалуйста!
E-mail: info@telesys.ru