Ответ: Извините, если не так понял. («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] Ответ: Извините, если не так понял.

(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено V61 02 июля 2003 г. 10:59
В ответ на: вопрос к знатокам VHDL: можно ли в "агрегатах" std_logic_vector использовать range отправлено yes 01 июля 2003 г. 15:38

DATA <= ext(STATIC_OUT,32).
Подумал, что Вы хотите записать STATIC_OUT в старшие разряды.

Отправка ответа