можно через процесс: («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] можно через процесс:

(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено keyru 03 июля 2003 г. 10:55
В ответ на: вопрос к знатокам VHDL: можно ли в "агрегатах" std_logic_vector использовать range отправлено yes 01 июля 2003 г. 15:38

process(STATIC_OUT,OE)
begin
if(OE='1')then
DATA<=(others=>'0');
DATA(4 downto 0)<=STATIC_OUT;
else
DATA<=(others=>'Z');
end if;
end process;

Отправка ответа