[an error occurred while processing this directive]
Ну нарисуйте перемножитель параллельный комбинационный 32 на 32 разряда на вентилях
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
Victor®
10 июля 2003 г. 14:45
В ответ на:
О чем здесь спорят? Схемный ввод круче, просто надо знать цифру - и NO PROBLEM. А то: нууу - не синтезируется, нууу - не моделируется...
отправлено sanchos 10 июля 2003 г. 12:33
Составить ответ
|||
Конференция
|||
Архив
Ответы
Ответ: промеждупрочим именно его я и рисовал, да еще и с использованием алгоритма ускоренного умножения Бута. Правда не в ISE а в SERIAS 3.1. 1 неделя = 86 Мгц без оптимизации, и даже не на Virtex а на задрипанной CPLD XC9500. К тому же в редакторе схем имеются свои библиотеки, включая 16-разрядные сумматоры. Ну, конечно, если плюсик в VHDL поставить проще, то я - пас
—
sanchos
(10.07.2003 15:24,
пустое
)
Неделя? "Это было бы смешно, если б не было так грустно." Топологи в своё время тоже били себя пяткой в грудь - "Да мы!... Все эти ваши компиляторы!...."
—
zlyh
(11.07.2003 09:00,
пустое
)
Ой!!!! Рукопашник нашелся? Яйца оторву - попадись мне. Еще дававй изоленту вспомним! Так было классно заусенцы откусывать.
—
Rotten
(11.07.2003 20:50,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru