[an error occurred while processing this directive]
Ответ: промеждупрочим именно его я и рисовал, да еще и с использованием алгоритма ускоренного умножения Бута. Правда не в ISE а в SERIAS 3.1. 1 неделя = 86 Мгц без оптимизации, и даже не на Virtex а на задрипанной CPLD XC9500. К тому же в редакторе схем имеются свои библиотеки, включая 16-разрядные сумматоры. Ну, конечно, если плюсик в VHDL поставить проще, то я - пас
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
info@telesys.ru
