Отправлено SAZH 15 июля 2003 г. 16:12 В ответ на: Ответ: Спасибо! А как насчет Verilog? отправлено Bill 15 июля 2003 г. 15:58

Видимо у Вас нет под рукой журнала. Цитирую. Язык AHDL -простой и дешевый инструмент тонкой оптимизации проекта под конкретное семейство ПЛИСС в конкретной среде разработки. VHDL и VERILOG дают преимущество при использовании качественных средств синтеза и моделирования. По эффективности синтеза с языков описания аппаратуры высокого уровня MAX+ сильно не дотягивает ни до LEONARDO, ни до SYNPLICITY. Отсюда простой вывод. Освойте сначала MAX(AHDL). А потом делайте что хотите.

• Странный какой-то вывод. Зачем осваивать то, что "сильно не дотягивает"? :-) — andrew_b   (15.07.2003 16:41, пустое)
  • Ответ: — SAZH   (15.07.2003 16:58, 21 байт)
    • Чего тут пояснять? — andrew_b   (15.07.2003 17:10, 422 байт)
      • Ответ: — SAZH   (15.07.2003 17:23, 179 байт)
        • Ответ: так отчего же вы за этот первичный уровень такую пропаганду ведете? давайте переходить на вторичный и дальше, дальше... — jm   (15.07.2003 18:06, пустое)