В прошлом учебного году я преподавал VHDL и Verilog (параллельно одним и тем же студентам) (+) («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] В прошлом учебного году я преподавал VHDL и Verilog (параллельно одним и тем же студентам) (+)

(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено Pashka 15 июля 2003 г. 16:21
В ответ на: Ж))) Программный код - он по сути своей последователен, и воспиринимается как последовательность строк, а не пространственная структура! отправлено cms 15 июля 2003 г. 15:11

Так вот первое, что я пытался им вдолбить, это то, что код на любом HDL совсем не программа как последовательность операций, а схема записанная в текстовом виде, где от перемены строк местами, поведение не меняется.
AHDLю я бы их тоже обучил, но их на ASIC designer'ов готовят, и он им не нужен. :)

Составить ответ ||| Конференция ||| Архив

Ответы

Немного off: где и на каком уровне готовят ASIC designer'ов? — radio+ (16.07.2003 19:12, пустое)
- В Воронежском Техническом университете на кафедре радиотехники есть спецгруппа для завода "Электроника". — Pashka (17.07.2003 11:15, 122 байт)
Вот про это я и говорю - HDL-код противоестественнен и его восприятие приходится вдалбливать :))) — cms (15.07.2003 16:31, 110 байт)
- Это я говорил на первом занятии, но начиная со второго, все стало гораздо проще. — Pashka (15.07.2003 16:37, 162 байт)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru

Ответы

Отправка ответа