|
|
хотя, справедливости ради, надо согласиться со схемофилами:
определенные ограничения язык все-же накладывает, и в тоже время дает средства их избежать (для vhdl - это третий тип абстракции - structural, когда код в данном случае вырождается в нетлист, т.е. в схему, что ни в коем случае не есть проблема). но эти ограничения состоят скорее не в физической недееспособности языковых конструкций а в кое-чем другом
например, мне самому на заре моего псиловодства так и не удалось написать исключительно средствами выражения if...then d-ff c абсолютно асинхронными и не завязанными по взаимному приоритету setом и resetом. а ведь существует в tech lib xis2 элемент типа fdcp (D Flip-Flop Asynchronous Preset and Clear). потом посмотрел в ex_1164.vhd package...
т.е. данный неприятный инцидент я с радостью отнес на недостаточный уровень своего проффесионализма и/или внимательности.
(без намеков)
E-mail: 
info@telesys.ru
