Отправлено Vjacheslav 19 июля 2003 г. 19:29 В ответ на: Помогите выбрать плиз софт для процесса проектирования на VHDL для Altera (Flex10k), а то почитав этот форум я пришел к мысли что писать и симулировать VHDL в Max+ неоптимально. Заранее благодарен отправлено Изучающий VHDL 18 июля 2003 г. 11:37

Вас сразу тычут в кучу пакетов. Это не есть правильно!
Начните попросту с Max II и никаких других симуляторов/синтезаторов/хренаторов! Сделайте хоть один проект. А всякие другие пакеты Вы освоите между делом, когда они действительно понадобятся (припрет).

• С Max II+ я и начал, но еще не реализована полная функциональность прибора, а уже задействованно более 90% лог. элементов, тогда как схемное описание требовало меньше ресурсов — Изучающий VHDL   (19.07.2003 23:11, пустое)
  • Чтобы дать хоть мало-мальски удобоваримый совет надо знать следующее: на каком устройстве предполагается имплементация (это существенно, т.к. если это CPLD, то будут играть существенную роль одни ограничения, если FPGA - другие), насколько большой проект надо реализовать, каковы, если есть, специальные требования к устройству, как-то PLL, память, требуемое быстродействие. А уж только после этого надо говорить о методах и средствах разработки... — Leoyv   (21.07.2003 01:14, пустое)
    • доработка прибора на CPLD- Altera Flex10KA10, без жестких требований - просто комбинационная логика — Изучающий VHDL   (21.07.2003 10:19, пустое)
      • Во-первых Altera Flex10KA10 не CPLD,а FPGA, во-вторых, что-же это за "просто комбинационная логика", занимающая 90% на не таком уж маленьком устройстве. Если можно пришлите код - очень уж все это подозрительно. У меня неколько лет назад на К20 был реализован довольно сложный контроллер последовательного интрфейса с большими ФИФО, и даже не приблизился к заполнению камня — LeoYv   (21.07.2003 14:23, пустое)
        • Ответ: код выслал — Изучающий VHDL   (22.07.2003 10:26, пустое)
          • OK, I will look at it tonight — Leoyv   (22.07.2003 18:41, пустое)