[an error occurred while processing this directive]
Аналог VHDL функции sxt на Verilog.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
|
Отправлено
Pashka 28 июля 2003 г. 14:00
|
|
|
|
Господа!
Кто делал subj, поделитесь, плиз.
У меня с первого захода не получилось.
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru