[an error occurred while processing this directive]
|
Есть проблема. Из-под Active HDL 5.1 VHDL-проект компилируется Quartus без ошибок. Потом идем на временное моделированеи, и тут возникают ошибки при компилляции VHO-, SDO- файлов (типа библиотеки не найдены или не совпадают порты при конкретизации Apex20k_lcell и т.п.), и возникает ошибка инициализации моделирования. А так хочется проводить временное моделирование в ActiveHDL проектов, реализуемых затем в Quartus. Помогите, plz.
E-mail: info@telesys.ru