[an error occurred while processing this directive]
И как? Достоин ли скачивания?
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
Rotten
15 августа 2003 г. 16:36
В ответ на:
Cver - открытый (GPL) симулятор Verilog (+)
отправлено andrew_b 14 августа 2003 г. 11:49
Составить ответ
|||
Конференция
|||
Архив
Ответы
Понятия не имею. Я с Верилогом не дружу.
—
andrew_b
(15.08.2003 16:57,
пустое
)
А я с VHDL. Verilog только с умными дружит!?
—
Rotten
(15.08.2003 19:23,
пустое
)
Спасибо!
—
Rotten
(15.08.2003 20:21,
пустое
)
Али понравился?
—
andrew_b
(18.08.2003 16:46,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru