Отправлено RobDSP 03 сентября 2003 г. 21:10

Bcgjkmpe. ActivHDL 6.1 Sp1. Сделал модуль на Verilog с несколькими параметрами. Затем вставил несколько таких модулей с различными параметрами в верхний уровень. Сделал тестбенч, запускаю симулятор и вижу что параметры для каждого модуля одни и теже 8-(). Симулятор в в упор не видит "defparam" к моим модулям . И как с этим боротся?