[an error occurred while processing this directive]
не получилось вырезать - в первом случае отдельный процесс
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
без списка чуствительности, (как я понимаю аналог initial в Verilog)
во втором процесс с (clk,reset)
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru