Отправлено yes 15 сентября 2003 г. 16:25 В ответ на: ещё отправлено zlyh 15 сентября 2003 г. 15:29

тока хуже
есть несколько аналоговых плат, с разным интерфейсом (всяческие SPI и т.п. - цифровой интерфейс разный)

делать буду (сейчас просто несколько проектов) - на каком-то уровне иерархии буду сводить к одинаковому интерфейсу,
а потом различными конфигурациями выбирать (какой-нибудь перечислимый тип (enum) заведу и в package буду задавать имя)

в Verilog делал бы через `define - `ifdef/`if