[an error occurred while processing this directive]
Это нео на Verilog ругается, при VHDL тайминговом моделировании все ОК, и в 5.2 версии все как-то через ж@пу запускалось.... :о((((
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
cdg
18 сентября 2003 г. 19:09
В ответ на:
AHDL61 ругается # SDF: Error: Error while opening a SDF file и ес-но тайминговая симуляция не идет , в чем может быть причина?
отправлено cdg 18 сентября 2003 г. 18:35
Составить ответ
|||
Конференция
|||
Архив
Ответы
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru