[an error occurred while processing this directive]
оптимизированый VHDL код - это Verilog код, полностью согласен
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
yes
25 сентября 2003 г. 09:13
В ответ на:
decoder.v
отправлено none 24 сентября 2003 г. 00:19
Составить ответ
|||
Конференция
|||
Архив
Ответы
Абсолютно не согласен. Cм. decoder.vhd:(+)
—
ENV
(25.09.2003 17:45, 1060 байт)
И это не предел! :-)
—
andrew_b
(26.09.2003 08:58, 885 байт)
А еще можно так:(+)
—
ENV
(26.09.2003 09:33, 887 байт)
А так? (Бритва Оккама в действии) :-)
—
andrew_b
(26.09.2003 10:20, 1188 байт)
Все бы хорошо, только вот ...
—
none
(26.09.2003 12:17, 622 байт)
Совершенно верно!!!
—
ENV
(29.09.2003 09:52,
пустое
)
Не согласен! Но спорить не буду :-)
—
Victor®
(25.09.2003 09:57,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru